一种基于自举开关的低抖动双边沿采样锁相环电路设计
2026.02.27点击：
摘要：阐述为进一步优化锁相环的RMS Jitter，提出一种具有高鉴相增益的双边沿采样鉴相器，以获得极低的带内噪声性能，并通过自举开关的方式降低导通电阻对鉴相增益的衰减。该设计基于65nm GP CMOS工艺，面积为0.86×1.65mm2。基于版图寄生参数提取后的仿真结果表明，输出频率范围为12～14.1GHz，在14GHz输出频率下，锁相环整体功耗为17.6mW，带内相位噪声约为-120dBc/Hz,RMS Jitter为34.7fs。
关键词： 电路设计;锁相环;自举开关;双边沿采样;
DOI： 10.19339/j.issn.1674-2583.2025.10.013
专辑： 信息科技
专题： 电信技术
分类号： TN911.8
- 上一篇：基于STC89C52单片机和LabVIEW的温湿度监测报警系 2026/2/28
- 下一篇：一种基于麦克风阵列的自适应异常监测装置设计 2026/2/27